匿名回答于2024-05-25 18:42:15
编辑VHDL或AHDL文本文件时,总线名称可以在port程序段直接键入修改,书写规则是总线必须有vector属性,例如Data :inout std_logic_vector(7 downto 0)。
匿名回答于2024-05-08 12:24:32