首页推荐热点财经科技娱乐体育

vhdl中怎样实现二进制左移一位，不是循环左移，相当于在最右边加0？

如果a 为std_logic_vector(8 downto 0)，则可以用如下语句实现（最右边加0）。a

匿名回答于2024-05-25 18:35:49

相关知识问答

vhdl时钟各个波形怎么设置？利用VHDL设计一个6位移位寄存器,是能控制输入端EN,当其为低电平时,寄存器工作,否则不工作？ ISE9.2中怎么调用IP核（VHDL）？ FPGA中如何用VHDL语言，或verilog语言读图像(bmp)？ VHDL语言中模块之间相互调用怎么写？例如一个控制程序和主程序之间相互的调用？ vhdl注释用什么符号？ architecture在vhdl中的使用？电子科学与技术专业需要掌握哪些软件？ vhdl时钟信号用哪一个芯片？ vhdl中两个进程都能用的变量？